4 月 13 日消息，韓媒《釜山日報》當地時間今日報道稱，盡管三星電子的 2nm 工藝制程良率當前達到了 55% 上下，但該水平不僅落后于臺積電約一成，另一方面也沒有達到競爭重要 Fabless 企業代工訂單所需的水平。

注：

媒體報道通常僅提到良率而未給出對應的芯片面積，這導致良率數據的價值與可比性不足。

舉個較極端的例子，在 100mm² 的芯片（移動端 SoC 級）上取得 90% 良率的難度遠小于在 600mm² 芯片（旗艦 AI XPU 級）上實現同等良率。

業界人士指出，如果再考慮性能分級和后端封測流程的損失，以最終成品計三星電子的 2nm 良率將只剩下 40%。這意味著該節點當前仍未成熟，無法穩定交付，且實際價格競爭力也相對不足，僅有個別成本敏感的小型企業會選擇嘗試。