據科技行業媒體ZDnet披露，SK海力士近期正集中資源研發新一代HBM4內存的封裝技術，通過優化物理結構參數提升產品綜合性能。這項技術革新聚焦于兩個關鍵維度：在保持芯片整體尺寸不變的前提下，通過特殊工藝增加單個DRAM芯片的厚度；同時采用更精密的堆疊技術壓縮相鄰DRAM層之間的間隙，從而提升信號傳輸效率與散熱性能。
目前該技術方案已進入工程驗證階段，研發團隊正在測試不同厚度參數與層間距組合對內存帶寬、延遲及穩定性的影響。據內部人士透露，通過調整DRAM芯片的物理形態，可有效改善堆疊結構中的信號完整性，這對突破現有HBM內存的性能瓶頸具有戰略意義。
財聯社從產業鏈獲得的消息顯示，這項技術若能通過量產驗證，將顯著縮小不同廠商HBM4產品在DRAM核心性能上的差異。特別是在高算力場景下，優化后的堆疊結構可提升內存子系統的能效比，為人工智能訓練、超算等應用提供更穩定的性能支撐。當前全球主要存儲廠商均在加速HBM4技術布局，物理結構創新已成為競爭焦點之一。
