英特爾代工服務近日公布了一項關于先進封裝技術的最新進展，其發布的“AI芯片測試載具”技術文檔，成為驗證其在該領域制造實力的重要依據。這一測試載具并非面向終端市場的產品，而是類似于汽車廠商的概念車或測試車，主要用于驗證制造工藝和設計思路的可行性。
根據技術文檔披露，該測試載具采用系統級封裝（SiP）設計，其光罩尺寸達到常規的8倍。內部集成了4個大型邏輯計算單元、12個HBM4級別的內存堆棧以及2個I/O單元，這種高密度集成方案顯著提升了芯片性能。與上月展示的“16邏輯單元+24內存堆棧”概念模型相比，此次方案更貼近實際量產能力，標志著英特爾在先進封裝領域已具備規模化生產條件。
在核心工藝層面，測試載具的邏輯單元采用英特爾最先進的18A制程技術，集成了兩項關鍵創新：RibbonFET全環繞柵極晶體管和PowerVia背面供電技術。前者通過優化晶體管結構提升能效比，后者則通過重新布局供電網絡降低功耗，二者協同作用為芯片性能突破奠定基礎。
芯片互連技術方面，英特爾引入了EMIB-T 2.5D嵌入式橋接方案。該技術通過在橋接器內部嵌入硅通孔（TSV），實現電力與信號的橫向及垂直傳輸，使互連密度達到行業領先水平。設計支持最高32 GT/s的UCIe接口標準，為多芯粒協同工作提供高速數據通道。
針對三維集成需求，英特爾采用Foveros系列封裝技術，涵蓋2.5D、Foveros-R及Foveros Direct 3D等多種變體。通過垂直堆疊芯粒（Chiplets），底層18A-PT基礎芯片可承擔大容量緩存或輔助計算任務，形成分層處理架構。這種設計既提升了計算密度，又優化了能效表現。
供電系統創新是該測試載具的另一亮點。英特爾集成全套供電解決方案，包括Semi集成電壓調節器（IVR）、嵌入式同軸磁性電感器（CoaxMIL）及多層電容網絡（如Omni MIM）。與臺積電CoWoS-L將電壓調節器置于中介層的設計不同，英特爾選擇將其部署在每個堆棧及封裝下方。這種布局可有效應對生成式AI負載引發的瞬時電流波動，在保持電壓穩定性的同時降低能量損耗。
